1　IRIG-B时钟同步交换机

IRIG-B-DC时钟同步交换机负责接收来自时钟同步服务器或其他时间源设备的IRIG-B-DC时间码信号。一旦接收到这些信号，交换机就会将它们分发到系统中的其他设备，确保这些设备都能够获得准确且一致的时间信息。为了满足系统中多个设备对时间同步的需求，IRIG-B-DC时钟同步交换机支持不少于32路输出。

1.1　外观设计

IRIG-B-DC时钟同步交换机采用19英寸标准机箱设计，机箱高度为1U。设备前面板包含指示灯、电源开关；后面板包含1个B码输入接口、32个B码输出接口。

前面板示意图：

图 4.1.1‑1前面板示意图

1.2　工作原理

B-DC码通常使用RS422电平，通过缓冲器接收RS422信号，再经过多路驱动器输出实现信号分配，工作原理如下：

图 4.2.1‑1 IRIG-B-DC时钟同步交换机工作原理框图

1.3　接口设计

IRIG-B-DC时钟同步交换机的接口示意图如下：

图 4.2.1‑1 IRIG-B-DC时钟同步交换机接口示意图

1.4　硬件电路设计

1.4.1　IRIG-B-DC时钟同步交换机

IRIG-B-DC时钟同步交换机内部包含一块B码分配板，板上由电源电路、RS422缓冲器、RS422驱动器构成。硬件原理框图如下：

图 4.2.1‑2 IRIG-B-DC时钟同步交换机硬件原理框图